積分型USB-DACの製作

新大陸への誘いのブログを書いていた時にも試していなかったのが積分型DACです。そこでSONYの積分型のDACが搭載されたものとして35年以上前のCDプレーヤーがあることを知って何台が購入しました。完動品が殆どないのと年代が古すぎて人気がないためか財布にやさしい金額で助かりました。簡単に修理をしてCDを再生してみたところ、これまで試してきたどの方式のものよりも音にリアリティがあると感じました。そこで興味が沸いてWebの情報を調べていたのですが、当初DACの回路もD/A変換方法がこれまで試してきたものととかなり違って戸惑いました。なぜDACに水晶が必要なのか、デジタルフィルターにDACからクロックを供給する必要があるのか(NOSの場合は不要)、はたまたLRCKの同期した2倍の周波数がなぜ必要なのか・Deglicharとはなんぞやなどなど・・
さてその音質ですが、まず驚いたのが電源はCDプレーヤーに内蔵の普通のもので、コンデンサーや抵抗も特別高価な部品もつかっていないのに音のにじみが感じられず、音の芯がぶれてないことことです。積分型DACとその他の方式のDACとの音質の比較はYohine様がほかの変換方式との詳細比較をされておられます。

 PCM-501ESの驚愕音質とSPDIF化改造

またDACの動作の概要を理解するにはこちらの記事もとても参考になりました。

1.  CD こそ？／ ディジタルくさい音はどこから来る？

そこで、この積分型DACに外部入力ができるようにしたくなり調べてみるといくつかサイトが見つかりました。上記ののYoshine様のサイトもその一つでマイコンを利用して積分型DACに必要な信号をI2Sから生成されておられました。ただしマイコンは敷居が高くそうそうに断念してロジックICで組もうとしましたが、私の能力ではI2Sを32fsに並べ替えることができず断念。(Web上でも作例は見つけられていません）。そこでDAIを自作されていた方がおられましたが、回路を以前は公開されていたものの商用利用する人が現れたとのことで公開停止となっていました。さらに進めると、VHDLで実現されておられる方がみえました。

I2S→左詰め16bit（BCK 32fs）への変換をFPGAでやる

FPGAは触ったことがありませんが、CPLDもVHDLが使えると思い昔取った杵柄で移植してみようと一念発起。5年以上前に自作したTDA1545A差動基板に搭載されているMAXII　CPLDをつかって目的を達成することができました。

早速CDプレーヤーに信号を接続するもウントもすんとも言わず・・・orz
DACのデーターシートを読み返しTTLレベルでの動作との記載があったので、ロジックICでCMOS～TTLへレベル変換をするも状況は変わらす。(実際のところCMOSレベルで動作はできています。)　その後CDを再生しているときは外部入力から再生ができるようになったので、回路的にMUTEされていると推測しました。
テスターで回路電圧がCD再生時と停止時で変化するポイントを見つけるために活線で作業していたところ、DACの方チャンネルがお亡くなりになりました。(泣)   そんなことにもめげす、作業をすすめていったところLPFの近傍のトランジスタのGNDが再生時に-5Vが印加されることがわかりました。ここをジャンパーしたところCDコントローラーのMUTEコントロールのみならず前面パネルの操作からも解放されました。

先ほどの回路図の公開を停止されたサイトには製作されたDAIの写真がございました。

ノンオーバーサンプリング積分型DAコンバーターの製作

ロジックICとDAIチップで構成されています。ロジックでのLRCKの2倍のクロックの生成と左詰め16bitはすでに作ることができていました。ネックは32fsでした。写真をみて気づいたのですがDAIが斜めにとりつけられています。これはシュリンクDIP28のICでどこかで見覚えがありました。手持ちにありましたのでデーターシートを確認すると出力は32fs I2Sでした。これですべて解決です。

これから調べていきたいこととして・・CDプレーヤーのBCKを調べてみたのですが、32fsではなく48fsでした。DACに取り付けられている推奨もNOSのプレーヤーは約35Mhz,2倍デジタルフィルタのプレーヤーはは67Mhzぐらいでした。ひとまず、どちらの推奨でもNOSで44.1khz、48khzのサンプリングレートは再生できています。この2種類の推奨の機種でサンプリング周波数がどんなものに対応しているか確認しようと思います。それが終わったら本格的な改造に取り掛かろうかと思います。

ひとまず第一関門突破したといったところでしょうか。

～